VL812芯片可以识别USB2.0，但不识别usb3.0（问题未解决）
用VL812制作了一款USB3.0的HUB，焊接完成后，测试只能识别到USB2.0，无法识别USB3.0.
测试结果：
猜测原因：USB3.0是高速信号，并且可以向下USB2.0兼容。所以可能是信号线布线有干扰（此处是双层板）导致的。
改进建议：
1、布线要走差分布线（√），转弯的次数为偶数对，保证线的长度一致。
2、 走线换层需要在信号过孔旁边增加地过孔，用于信号的回流（高速通用规则）。
3、由于高速信号对电源信号敏感，因此USB控制器的电源和接地设计布局需要小心。每个电源引脚都需要去耦电容，它应尽可能靠近USB控制器的电源管脚。由于USB控制器包含模拟和数字部分，因此需要模拟电源和数字电源供电。为了避免数字信号的干扰导致模拟电路出现故障，应尽可能注意模拟电源和数字信号走线之间的隔离（包括信号走线）。对于相同电压等级的模拟功率和数字功率，应在其间添加铁氧体磁珠以进行噪声滤波。
4、PCB层建议至少使用四层PCB进行USB3.0设计。每个数据信号迹线应完全在相邻层的地平面上布线，以达到阻抗计算的要求。
5、尽可能缩短走线长度，优先考虑对高速USB差分线的布线，尽可能的避免高速USB差分线和任何的接插件和边沿陡峭的数字信号线靠近走线。
6、尽可能的减少在USB高速信号线上的过孔数和拐角，从而可以更好的做到阻抗的控制，避免信号的反射。
7、不要将信号线走在晶振、晶体、时钟合成器、磁性器件和时钟倍频的IC下面。
8、尽可能将高速信号线走在同一层里。保证走线的返回路径有一个完整的无分割的镜像平面(VCC或GND，优先选择GND平面)。如果可能的话，不要将走线跨越镜像平面分割线（如电源平面上不同电源的分割线），否则将会增加自感系数且增大信号的辐射。
9、在并行的USB差分信号对之间的布线间距，要确保90 ohms的差分阻抗。
10、缩短高速USB信号线同高速时钟线和交流信号并排走线的长度，或者加大它们并排的间距，从而降低串扰的影响。保证差分对信号与其他信号走线的间距至少为50mils。
11、差分对信号之间采用紧耦合模式，即走线之间的间距小于走线的宽度，这样能够提高差分信号抗外界噪声干扰的能力。具体的走线间距和宽度需要通过相关的软件计算确定。
12、电源控制，1A的电流，线宽大概50miles左右
